amd ryzen 3000 'zen 2' bios-analyse afslører nye muligheder for overklokning og finjustering - Amd

AMD Ryzen 3000 'Zen 2' BIOS-analyse afslører nye muligheder for overklokning og finjustering



AMD will launch its 3rd generation Ryzen 3000 Socket AM4 desktop processors in 2019, with a product unveiling expected mid-year, likely on the sidelines of Computex 2019. AMD is keeping its promise of making these chips backwards compatible with existing Socket AM4 motherboards. To that effect, motherboard vendors such as ASUS and MSI began rolling out BIOS updates with AGESA-Combo 0.0.7.x microcode, which adds initial support for the platform to run and validate engineering samples of the upcoming 'Zen 2' chips.

På CES 2019 afslørede AMD flere tekniske detaljer og en prototype af en 3. generations Ryzen socket AM4-processor. Virksomheden bekræftede, at det vil implementere et multi-chip modul (MCM) design, selv for deres mainstream-desktop processor, hvor det vil bruge en eller to 7 nm 'Zen 2' CPU-kernekipletter, der taler med en 14 nm I / O-controller dør over Infinity Fabric. De to største komponenter i IO-matricen er PCI-Express-rodkomplekset og den meget vigtige DDR4-hukommelseskontroller. Vi bringer dig aldrig tidligere rapporterede oplysninger om denne hukommelseskontroller. AMD har to store grunde til at tage MCM-ruten for endda sin mainstream desktop platform. Den første er, at det giver dem mulighed for at blande og matche siliciumproduktionsteknologier. AMD-bønntællere regner med, at det er mere økonomisk at kun bygge disse komponenter på en krympet 7 nanometer-produktionsproces, som kan drage fordel af krympningen; nemlig CPU-kernerne. Andre komponenter som hukommelseskontrolleren kan fortsat bygges på eksisterende 14 nm teknologier, som i øjeblikket er meget modne (= omkostningseffektive). AMD konkurrerer også med andre virksomheder om sin andel af 7 nanometerallokering på TSMC.

I / O-controller-døren på 14 nm kunne i teorien hentes fra GlobalFoundries for at ære wafer-leveringsaftalen. Den anden store grund er nedskaleringens økonomi. AMD forventes at øge CPU-kernetællinger ud over 8, og at proppe af 12-16 kerner på en enkelt 7 nm plade vil gøre udskæring af billigere SKU'er ved at deaktivere kerner dyre, fordi AMD ikke altid høstes matriser med defekte kerner. Disse mellemliggende SKU'er sælger i større mængder, og ud over et punkt tvinges AMD til at deaktivere perfekt funktionelle kerner. Det giver mere mening at bygge 8-core eller 6-core chipletter og på SKU'er med 8 kerner eller færre, fysisk kun implementere en chiplet. På denne måde maksimerer AMD sin anvendelse af dyrebare 7 nm skiver. Ulempen med denne fremgangsmåde er hukommelseskontrolleren er ikke længere fysisk integreret med processorens kerner. 3. generations Ryzen-processor (og alle andre Zen 2-CPU'er) har derfor en 'integreret-diskret' hukommelseskontroller. Hukommelsescontrolleren er fysisk placeret inde i processoren, men er ikke på det samme stykke silicium som CPU-kernerne. AMD er ikke den første til at komme med en sådan kontrast. Intels første generation af Core 'Clarkdale' -processoren kørte en lignende rute med CPU-kerner på en 32 nm dyse og hukommelseskontrolleren plus en integreret GPU på en separat 45 nm dyse.

Intel brugte sin Quick Path Interconnect (QPI), der var banebrydende på det tidspunkt. AMD tapper ind på Infinity Fabric, dets seneste skalerbare højbåndbredde, skalerbare forbindelser, der er stærkt implementeret på 'Zen' og 'Vega' produktlinier. Vi har lært, at med 'Matisse' introducerer AMD en ny version af Infinity Fabric, der tilbyder dobbelt båndbredde sammenlignet med den første generation eller op til 100 GB / s. AMD har brug for dette, fordi en enkelt I / O-controller-dyse nu skal grænseflade med op til to 8-kerners CPU-matricer og op til 64 kerner i deres 'EPYC' -serverlinie SKU.

Vores beboer Ryzen Memory Guru Yuri '1usmus' Bubliy kiggede meget tæt på en af ​​disse BIOS-opdateringer med AGESA 0.0.7.x og fandt flere nye kontroller og muligheder, der vil være eksklusive for 'Matisse', og muligvis den næste generation Ryzen Threadripper-processorer. AMD har ændret titlen på CBS-sektionen fra 'Zen Common Options' til 'Valhalla Common Options'. Vi har set dette kodeord på nettet ganske lidt i de sidste par dage, der er forbundet med 'Zen 2.' Vi har lært, at 'Valhalla' kunne være kodens navn på platformen, der består af en 3. generations Ryzen 'Matisse' AM4-processor og dens ledsager AMD 500-serie chipsetbaseret bundkort, specifikt efterfølgeren til X470, som udvikles internt af AMD i modsætning til sourcing fra ASMedia.

Når man udfører seriøs overklokering af hukommelse, kan det ske, at Infinity Fabric ikke kan håndtere den øgede hukommelseshastighed. Husk, at Infinity Fabric kører med en frekvens, der er synkroniseret med hukommelsen. For eksempel, med DDR-3200 hukommelse (som kører ved 1600 MHz), fungerer Infinity Fabric på 1600 MHz. Dette er standard for Zen, Zen + og også Zen 2. I modsætning til tidligere generationer tilbyder den nye BIOS UCLK-indstillinger for 'Auto', 'UCLK == MEMCLK' og 'UCLK == MEMCLK / 2'. Den sidste mulighed er ny og kommer godt med, når du overklokkerer din hukommelse for at opnå stabilitet, men på bekostning af en båndbredde på Infinity Fabric.

Precision Boost Overdrive vil modtage mere finkornet kontrol på BIOS-niveau, og AMD foretager væsentlige ændringer af denne funktion for at gøre boostindstillingen mere fleksibel og forbedre algoritmen. Tidlige adoptere af AGESA Combo 0.0.7.x på AMD 400-serie chipset bundkort bemærkede, at PBO brød eller blev buggy på deres maskiner. Dette er på grund af dårlig integration af den nye PBO-algoritme med den eksisterende, der er kompatibel med 'Pinnacle Ridge.' AMD implementerede også 'Core Watchdog', en funktion, der nulstiller systemet i tilfælde af adresse- eller datafejl destabiliserer maskinen.

'Matisse'-processoren vil også give brugerne finere kontrol over aktive kerner. Da AM4-pakken har to 8-core-chipletter, har du muligheden for at deaktivere en hel chiplet eller justere kernetællingen i dekrementer på 2, da hver 8-core-chiplet består af to 4-core CCX (computerkomplekser) meget ligesom eksisterende AMD-design. På chipletniveau kan du ringe kerneoptællinger fra 4 + 4 til 3 + 3, 2 + 2 og 1 + 1, men aldrig asymmetrisk, såsom 4 + 0 (hvilket var muligt på første generation af Zen). AMD synkroniserer CCX-kernetællinger for optimal udnyttelse af L3-cache og hukommelsesadgang. For den 64-kerners trådring, der har otte 8-kernede chipletter, vil du være i stand til at deaktivere chipletter, så længe du har mindst to chipletter aktiveret.

CAKE eller 'coherent AMD socket extender' modtog en ekstra indstilling, nemlig 'CAKE CRC performance Bounds'. AMD implementerer IFOP (Infinity Fabric On Package,) eller den ikke-socket-version af IF, tre steder på 'Matisse' MCM. I / O-reguleringsdysen har 100 GB / s IFOP-forbindelser til hver af de to 8-kernede chipletter, og en anden 100 GB / s IFOP-forbindelse forbinder de to chipletter til hinanden. Til multi-socketimplementeringer af 'Zen 2' vil AMD give NUMA-knudepunktkontroller, nemlig 'NUMA-knudepunkter pr. Stikkontakt', med indstillinger, herunder 'NPS0', 'NPS1', 'NPS2', 'NPS4' og 'Auto'.

Med 'Zen 2' introducerer AMD et par større nye funktioner på DCT-niveau. Den første kaldes 'DRAM Map Inversion', med indstillinger inklusive 'Deaktiveret', 'Aktiveret' og 'Auto'. Beskrivelsen af ​​bundkort-leverandøren af ​​denne mulighed ser ud som 'Korrekt udnytte paralleliteten i en kanal og DRAM-enhed. Bits, der vendes mere ofte, bør bruges til at kortlægge ressourcer til større parallelisme i systemet. ' En anden er 'DRAM Post Package Repair', med indstillinger inklusive 'Enabled', 'Disabled' og 'Auto'. Denne nye specielle tilstand (som er en JEDEC-standard) lader hukommelsesproducenten øge DRAM-udbyttet ved selektiv at deaktivere dårlige hukommelsesceller for automatisk at udskifte dem med arbejdsgrupper fra et reserveområde, svarende til hvordan lagerenheder kortlægger dårlige sektorer. Vi er ikke sikre på, hvorfor en sådan funktion udsættes for slutbrugere, især fra klientsegmentet. Måske fjernes det på produktions bundkort.

Vi har også fundet en interessant mulighed relateret til I / O-controlleren, der giver dig mulighed for at vælge PCI-Express-generation op til 'Gen 4.0'. Dette kan indikere, at nogle af de eksisterende 400-serien chipset-bundkort kunne modtage PCI-Express Gen 4.0, i betragtning af at vi undersøger et 400-serie chipset-bundkortets firmware. Vi har hørt gennem pålidelige kilder, at AMDs PCIe Gen 4.0-implementering involverer brug af eksterne re-driver-enheder på bundkortet. Disse kommer ikke billigt. Texas Instruments sælger Gen 3.0-frigørere for $ 1,5 pr. Stykke i mængder på 1.000 enheder. Leverandører af bundkort skal pakke helt ud mindst $ 15-20 på socket AM4 bundkort med Gen 4.0-slots, da du har brug for 20 af disse redrivers, en pr. Bane. Vi har stødt på flere andre almindelige kontroller, herunder 'RCD Parity' og 'Memory MBIST' (et nyt hukommelsestest-program).

En af firmwareprogrammets sider er titlen 'SoC Miscellaneous Control' og inkluderer følgende indstillinger, hvoraf mange er branchestandard:
  • DRAM-adresse Kommandoparitet igen
  • Gentagelse af maksimal paritetsfejl
  • Skriv CRC Enable
  • DRAM Skriv CRC Aktiver og prøv igen
  • Max Skriv CRC-fejl gentagelse
  • Deaktiver injektion af hukommelsesfejl
  • DRAM UECC Prøv igen
  • ACPI-indstillinger:
    o ACPI SRAT L3-cache som NUMA-domæne
    o ACPI SLIT afstandskontrol
    o ACPI SLIT fjern relativ relativ afstand
    o virtuel afstand fra ACPI SLIT
    o ACPI SLIT samme stikkeafstand
    o ACPI SLIT fjernstikket afstand
    o ACPI SLIT lokal SLink-afstand
    o ACPI SLIT fjernbetjening SLink afstand
    o ACPI SLIT lokal inter-SLink afstand
    o ACPI SLIT fjernbetjening mellem SLink-afstand
  • CLDO_VDDP-kontrol
  • Effektivitetstilstand
  • Pakke Power Limit Control
  • DF C-stater
  • Fast SOC P-tilstand
  • CPPC
  • 4-link xGMI maksimal hastighed
  • 3-link xGMI maksimal hastighed
All in all, AMD Ryzen 'Matisse' promises to give advanced and enthusiast users a treasure-chest of tuning options. Thanks again to Yuri '1usmus' Bubliy, who contributed significantly to this article.