ibm research alliance bygger ny transistor til 5 nm teknologi - Ibm

IBM Research Alliance bygger ny transistor til 5 nm teknologi



IBM, its Research Alliance partners GLOBALFOUNDRIES and Samsung, and equipment suppliers have developed an industry-first process to build silicon nanosheet transistors that will enable 5 nanometer (nm) chips. The details of the process will be presented at the 2017 Symposia on VLSI Technology and Circuits conference in Kyoto, Japan. In less than two years since developing a 7 nm test node chip with 20 billion transistors, scientists have paved the way for 30 billion switches on a fingernail-sized chip.

Den resulterende stigning i ydeevne vil hjælpe med at fremskynde kognitiv computing, Internet of Things (IoT) og andre datakrævende applikationer, der leveres i skyen. Strømbesparelser kan også betyde, at batterierne i smartphones og andre mobile produkter kunne vare to til tre gange længere end nutidens enheder, inden de skal oplades. Forskere, der arbejder som en del af den IBM-ledede Research Alliance på SUNY Polytechnic Institute Colleges of Nanoscale Science and Engineering's NanoTech Complex i Albany, NY, opnåede gennembrudet ved at bruge stabler af siliciumananark som transistorens enhedsstruktur i stedet for standard FinFET arkitektur, som er planen for halvlederindustrien op gennem 7 nm nodeteknologi.

'For at erhvervslivet og samfundet skal imødekomme kravene fra kognitiv og cloud computing i de kommende år, er fremskridt inden for halvlederteknologi afgørende,' sagde Arvind Krishna, senior vice president, Hybrid Cloud, og direktør, IBM Research. 'Derfor forfølger IBM aggressivt nye og forskellige arkitekturer og materialer, der skubber grænserne for denne branche og bringer dem på markedet inden for teknologier som mainframes og vores kognitive systemer.'
Demonstrationen af ​​silicium-nanosheetstransistor, som beskrevet i Research Alliance-papiret Stacked Nanosheet Gate-All-Around-transistor for at aktivere skalering ud over FinFET, og offentliggjort af VLSI, beviser, at 5nm chips er mulige, mere kraftfulde og ikke for langt væk i fremtiden .

Sammenlignet med den førende kant på 10nm-teknologi, der findes på markedet, kan en nanosheetbaseret 5nm-teknologi levere 40 procent præstationsforbedring ved fast strøm eller 75 procent strømbesparelse ved matchet ydelse. Denne forbedring muliggør et betydeligt løft til at imødekomme de fremtidige krav til kunstig intelligens (AI) -systemer, virtual reality og mobile enheder.

Opbygning af en ny switch
'Denne meddelelse er det seneste eksempel på verdensklasse-forskning, der fortsætter med at fremgå af vores banebrydende offentlig-private partnerskab i New York,' sagde Gary Patton, CTO og leder af verdensomspændende F & U hos GLOBALFOUNDRIES. 'Da vi gør fremskridt hen imod kommercialisering af 7nm i 2018 på vores Fab 8-produktionsanlæg, forfølger vi aktivt næste generations teknologier på 5nm og derover for at opretholde teknologilederskab og gøre det muligt for vores kunder at producere en mindre, hurtigere og mere omkostningseffektiv generation af halvledere.'

IBM Research har undersøgt nanosheet-halvlederteknologi i mere end 10 år. Dette arbejde er det første i branchen, der demonstrerer muligheden for at designe og fremstille stablede nanosheetenheder med elektriske egenskaber, der er bedre end FinFET-arkitekturen.

Den samme Extreme Ultraviolet (EUV) litografimetode, der blev brugt til at fremstille 7nm-testknudepunktet og dens 20 milliarder transistorer blev anvendt på nanosheet-transistorarkitekturen. Ved hjælp af EUV-litografi kan bredden af ​​nanosarkene justeres kontinuerligt, alt sammen inden for en enkelt fremstillingsproces eller chipdesign. Denne justerbarhed tillader finjustering af ydelse og kraft til specifikke kredsløb - noget ikke muligt med dagens FinFET-transistorarkitekturproduktion, som er begrænset af dens nuværende bærefenhøjde. Derfor, mens FinFET-chips kan skaleres til 5 nm, giver simpelthen reduktion af mængden af ​​plads mellem finnerne ikke øget strøm for yderligere ydelse.

'Dagens meddelelse fortsætter det offentlig-private model-samarbejde med IBM, der giver energi til SUNY-Polytechnic's, Albany's og New Yorks stats ledelse og innovation inden for udvikling af næste generations teknologier,' sagde Dr. Bahgat Sammakia, interim præsident, SUNY Polytechnic Institute. 'Vi mener, at aktivering af den første 5nm transistor er en betydelig milepæl for hele halvlederindustrien, da vi fortsætter med at skubbe ud over begrænsningerne i vores nuværende kapaciteter. SUNY Polys partnerskab med IBM og Empire State Development er et perfekt eksempel på, hvordan industri, regering og akademi med succes kan samarbejde og have en bred og positiv indvirkning på samfundet. '

Part of IBM's $3 billion, five-year investment in chip R&D (announced in 2014), the proof of nanosheet architecture scaling to a 5nm node continues IBM's legacy of historic contributions to silicon and semiconductor innovation. They include the invention or first implementation of the single cell DRAM, the Dennard Scaling Laws, chemically amplified photoresists, copper interconnect wiring, Silicon on Insulator, strained engineering, multi core microprocessors, immersion lithography, high speed SiGe, High-k gate dielectrics, embedded DRAM, 3D chip stacking and Air gap insulators.