Warning: fopen(!logs-errors-php.log): failed to open stream: Permission denied in /var/www/html/!php-gen-lang/v1-core/function_main.php on line 137

Warning: fwrite() expects parameter 1 to be resource, boolean given in /var/www/html/!php-gen-lang/v1-core/function_main.php on line 138

Warning: fclose() expects parameter 1 to be resource, boolean given in /var/www/html/!php-gen-lang/v1-core/function_main.php on line 139
 Intel tilføjer mere l3 cache til sin tiger sø cpus - Intel

Intel tilføjer mere L3-cache til dens Tiger Lake-CPU'er

InstLatX64 has posted a CPU dump of Intel's next-generation 10 nm CPUs codenamed Tiger Lake. With the CPUID of 806C0, this Tiger Lake chip runs at 1000 MHz base and 3400 MHz boost clocks which is lower than the current Ice Lake models, but that is to be expected given that this might be just an engineering sample, meaning that production/consumer revision will have better frequency.

En af de mest interessante fund, som denne dump viser, er måske den nye L3-cache-konfiguration. Indtil nu lægger Intel normalt 2 MB L3-cache pr. Kerne, men med Tiger Lake ser det ud til, at planen er at øge mængden af ​​tilgængelig cache. Nu får vi 50% mere L3-cache, hvilket resulterer i 3 MB pr. Kerne eller 12 MB i alt for denne fire-kernechip. Forbedret cache-kapacitet kan resultere i yderligere forsinkelse på grund af yderligere afstandsdata, der skal køre for at komme ind og ud af cachen, men Intels ingeniører har bestemt løst dette problem. Derudover er fuld AVX512-support til stede undtagen avx512_bf, der understøtter bfloat16 flydepunktvariation, der findes i Cooper Lake Xeons.
Source: InstLatX64