intel gen11 arkitektur og gt2 'is sø' igpu detaljeret techpowerup - Intel

Intel Gen11-arkitektur og GT2 'Ice Lake' iGPU detaljeret

Intel 'Ice Lake' will be the company's first major processor microarchitecture since the 'Skylake' (2015), which promises CPU IPC improvements. Intel has been reusing both CPU cores and graphics architecture for four processor generations, since 'Skylake'. Gen9 got a mid-life update to Gen9.5 with 'Kaby Lake', adding new display interfaces and faster drivers. 'Ice Lake' takes advantage of the new 10 nm silicon fabrication process to not just pack faster CPU cores (with increased IPC), but also the new Gen11 iGPU. Intel published a whitepaper detailing this architecture.

En illustration i hvidbogen peger på GT2 trim af Gen11. GT2 er en tendens til at være den mest almindelige variant af hver Intel grafikarkitektur. Gen9.5 GT2 er for eksempel distribueret overalt på 8. og 9. generation af Core-processorer (med undtagelse af 'F' eller 'KF' SKU'erne). Illustrationen bekræfter, at Intel fortsat vil bruge deres Ring Bus-forbindelse på mainstream-implementeringen af ​​'Ice Lake'-processorer, på trods af mulige stigninger i CPU-kernetællinger. Dette er lidt overraskende, da Intel introducerede en Mesh-forbindelse med de nylige HEDT- og enterprise-processorer. Intel har imidlertid sikret, at iGPU har en fortrinsret adgang til Ringbussen, med 64 byte / ur-læsninger og 64 byte / ur-skrivninger, mens hver CPU-kerne kun har 32 byte / ur-læsninger og 32 byte / ur-skripper. Mens CPU-kernens ringstop afsluttes med sin dedikerede L2-cache, for iGPU, gør den det på en komponent, der kaldes 'GTI', kort for grafikteknologisk interface. GTI grænseflader med to komponenter: Slice Common og en L3-cache, som er helt adskilt fra processorens hoved L3-cache. IGPU har nu en dedikeret 3 MB L3-cache, skønt processorens vigtigste L3-cache uden for iGPU stadig er bykvarter for hele processoren. IGPUs L3-cache-puder overføres mellem GTI og Subslices. Dette er de udelelige antal knusende klynger af GPU, ligesom streaming af multiprocessorer på en NVIDIA GPU - det er her, skyggeleggerne er placeret. Foruden undslisterne finder vi separat geometribehandlingshardware og frontender, inklusive fastfunktionshardware til at fremskynde medier, som alle fremføres til de otte undslister. Bagsiden håndteres af 'Slice Common', der inkluderer ROP'er, der skriver til iGPUs egen L3-cache.

Each Subslice begins with an instruction cache and thread dispatch that divides the number-crunching workload between eight execution units or EUs. Gen11 GT2 has 64 EUs, which is a 166% growth over the 24 EUs that we saw with Gen9.5 GT2 (for example on Core i9-9900K). Such a significant increase in EUs will probably double performance, to make up lost ground against AMD's Ryzen APUs. Each EU packs two ALUs with four execution pipelines each, register files, and a thread control unit. Certain other components are shared between the EUs, such as media samplers. Intel is updating the media engine of its integrated graphics to support hardware acceleration of more video formats, including 10-bpc VP9. The display controller now supports Panel Self Refresh, Display Context Save and Restore, VESA Adaptive-Sync, and support for USB-C based outputs.