moore's lov - er den virkelig død? - Moores

Moore's Law - Is it Really Dead?



'Moore's Law' is a term coined in 1965 by Gordon Moore, who presented a paper which predicts that semiconductor scaling will allow integrated circuits to feature twice as many transistors present per same area as opposed to a chip manufactured two years ago. That means we could get same performance at half the power than the previous chip, or double the performance at same power/price in only two years time. Today we'll investigate if Moore's Law stayed true to its cause over the years and how much longer can it keep going. I en periode på mere end fem årtier har reglen i Moore's Law fungeret, hvilket får den ovenstående graf til at se næsten lineær ud, hvis der ville blive trukket en linje. Hvad der trækker linjen væk fra dens linearitet er lejlighedsvis hikke i fremstillingen, som industrien var nødt til at håndtere og overvinde i sidste ende. Gennem historien er Moore's lov blevet erklæret og forudsagt at være død mange gange, da industrien nærmet sig sub-mikron størrelser. Fra 1 um blev mange mennesker skeptiske over for lovens levedygtighed og hvor godt det ville holde op, men tiden har vist disse mennesker forkert, og vi bruger nu allerede produkter, der er baseret på 7 nm-knude.

Udfordringen
Det, der virkelig prøver at stoppe loven, er tre ting: litografi, urenheder og stordriftsfordele.

Det første problem at tackle er urenheder, der findes på atomniveauet. Støberier af siliciumproduktion smelter kvartssand for at danne en stor krystalstruktur, der er skåret op i skiver. Når sand smeltes, er urenheder uundgåelige. Dette skyldes det faktum, at opvarmning af silicium gør det let at reagere med halogenerne (fluor, chlor, brom og iod) til dannelse af halogenider. Disse halogenider fjernes ved at bruge flere kemikalier, der opløses og fjerner dem, så en stor krystal kan ekstraheres til fremstilling af skiver. 'Hvad er problemet forårsaget af fjernelse af disse urenheder?', Spørger du måske. Jo mindre størrelsen på en individuel transistor er, er chancerne bedre, at selv et lille atom af urenheder, der er tilbage fra tidligere rengøring, vil være til stede og gøre en transistor ubrugelig.

Det andet problem at løse er litografi. For at fremstille transistorer skal du 'trykke' dem på en siliciumskive. Dette gøres ved at skinne lys gennem en form, der kaldes maske, som trænger igennem siliconen og æter mønsteret i en skive. Når du formindsker størrelsen på din transistor, skal du naturligvis gøre din maske mindre. Jo mindre masken er, desto sværere er det at gøre det (du begynder at bemærke et bestemt mønster her med størrelsen mindskes). Så for at løse dette problem har halvlederindustrien lavet en multimønster-teknik, der tager flere vendinger i ætsningsprocessen for at øge effektiviteten af ​​maskepåføringen. Men ofte er denne tilgang ikke nok, og UV-lys har problemer med at udskrive design til silicium. Sådan blev ekstrem UV- eller EUV-litografi født. Den bruger et stærkere lys
Kilde med en kortere bølgelængde for bedre at etse designet og således reducere de fejl, udskrivningen måtte støde på. Hvad problemet egentlig er her, er ikke lyset, der passerer gennem masken, det er selve masken. Masken er det kritiske designelement, da den overfører dit design til silicium. Hvis du ikke kan fremstille præcise og små masker, kan du ikke få en fungerende chip. Således er maskeringen endnu et kritisk skridt, der gør Moores lov hård. Det tredje og sidste problem er stordriftsfordele. Det er her, den mindre kendte Moore anden lov kommer ind, som forudsiger, at omkostningerne ved oprettelse af en ny produktionsfacilitet også bliver to gange dyrere hvert andet år. I dag for at opbygge en ny fab, bruger virksomheder milliarder af dollars. Intel har investeret mere end $ 12B i sit fab nummer 42 i Arizona, som formodes at fremstille 7 nm chips en dag. Ud over den enorme kapital, der er nødvendig for bare at åbne en ny fab, er virksomheder nødt til at udvikle sin egen halvleder-nodeproces. For at sætte tingene i perspektiv er industrispekulationer, at der fra 5 nm og derunder kræves over fem milliarder dollars til F & U alene. Dette er grunden til, at der kun er tre støberier, der producerer 7 nm og derover - Samsung, Intel og TSMC.

Vejen frem

For alle de virksomheder, der har kapital til at investere i nye produktionsfaciliteter og -udstyr, er der ganske mange muligheder at vælge imellem for at holde loven i gang. Tilføje nye materialer, fremstille nye slags transistorer og træde ind i 3. dimension.

At vide at introducere små mængder andre materialer med silicium ('doping') kan være et dobbeltkantet sværd. Et nyt materiale kan øge transistorens egenskaber, men det er utroligt vanskeligt at fremstille. Det var, hvad Intels oplevelse med kobolt var. De føjede den til 10 nm-knuden for at mindske modstanden i ekstremt små ledninger, der forbinder transistorer. Kobber bruges normalt til disse ledninger, men når det pakkes i mindre ledninger, har det en tendens til at blive mere modstandsdygtigt, så kobolt tilføjes beacuse i samme størrelse, Intel fandt, at det har halvdelen af ​​modstanden end lignende ledninger fremstillet af kobber. Denne tilføjelse viste sig at være nyttig, men ret vanskelig at fremstille, og den gav dårligt, hvilket førte til forsinkelser i den nye proces. På trods af forsinkelserne løste dens tilføjelse et stort problem, som ingeniører står overfor, hvilket viser potentialet ved at integrere nye materialer for at øge ydeevnen. Hvis du remenber, blev aluminium brugt i nogen tid, før industrien skiftede til kobber for bedre egenskaber. Den overgang gik heller ikke uden problemer, men den viste sig ganske godt efter lidt tid.

Nye slags transistorer er også en mulighed. I et stykke tid anvendte industrien standard, plan CMOS FET som en basetransistor, som fungerede fint, indtil vi ikke kunne kontrollere strøm, der passerer gennem transistoren, hvilket lavede tilfældige kontakter, der ofte resulterede i fejl. For nylig erstattede nyt design kaldet FinFET plan FET, hvor finnen blev hævet og porten begyndte at omgiver bygningen
Kilde til bedre kontrol, hvis transistoren skifter eller ej. På billedet herunder kan du se forskellen, der dukkede op med introduktionen af ​​FinFET, hvilket giver producenter mulighed for at fremstille mindre transistorer og vigtigst af alt kontrollere dem. Den seneste tilgang til fremstilling af transistor er 'Gate All Around FET' eller GAAFET kort sagt. Dens design indpakker helheden
Kilde med en gate for at forhindre eventuelle afbrydere uden forsæt. Planlagt til brug i 5 nm og derunder, GAAFET er en teknologi, vi snart vil se. Det giver mulighed for endnu mindre transistorkonstruktioner med lettere håndtering af tænd / sluk.
Og sidst men ikke mindst er den 3. dimension. Når vi træder under 1 nm og begynder at måle nodestørrelse i picometre, vil mange kræfter forhindre transistorer i at blive mindre. Du kan gå lille, men du kan ikke bryde fysikens regler. Kvantetunneling er mere til stede i mindre afstande, så på et tidspunkt kan vi ikke gå mindre i design uden at have transistoren til at skifte til tilfældige tidspunkter. Så når vi rammer grænserne, er der stadig et sted, hvor transistorer kan sættes, og det er den lodrette akse. Hvis vi stabler transistorer oven på hinanden, kan vi automatisk fordoble, tredobbelt eller endda firedobles antallet af transistorer pr. Kvadratmillimeter, hvilket gør potentialet i denne fremgangsmåde ret stort. Vi bruger allerede denne teknologi på HBM-hukommelse, og den er også ved at overføre til logik. TSMC fremstiller også Wafer-on-Wafer-pakker, der giver mulighed for stabling af skiver oven på hinanden, så det er ikke umuligt at gå 3D og pakke mere ydeevne i det samme område, men varme, især varmetæthed kan blive et problem.

Sammenfatter det hele

Min personlige mening er, at Moores lov ikke slutter snart. Ikke i år, ikke det efterfølgende, og heller ikke i 2025, da Gordon Moore selv forudsiger, at loven slutter. Det vil ikke være en let kamp for siliciumproducenter, men der er allerede arbejdet på nye teknologier, og nogle af dem vil blive implementeret meget snart, som GAAFET, kobolt og Wafer-on-Wafer, som giver mulighed for yderligere ydelsesforbedringer . Chipemballage bliver meget god med udseendet på chipletter, hvilket får systemdesign til at virke mere som en LEGO-bygning snarere end chipdesign, hvis du kan pakke mange forskellige chips ved siden af ​​hinanden uden behov for en PCB imellem dem.

Sagen ved, at Moores lov bliver svær at følge, er, at producenterne skal være kreative, hvis de vil konkurrere og tjene flere penge, og det giver denne udfordring en vis skønhed, som kun er synlig, hvis vi ser på det større billede og er klar over, at det bedste og mest interessante løsninger er at følge de tilsyneladende kedelige år med let præstationsgevinst.
Source: Wikipedia, Samsung (Images)